IBM hat die Entwicklung des weltweit ersten Sub-1-Nanometer-Chips (nm) unter Verwendung seiner neuen „Nanostack“-Architektur angekündigt. Dieser Fortschritt ermöglichte es IBM, einen funktionierenden 7-Angström-Chip (0,7 nm) herzustellen, was eine deutliche Verbesserung gegenüber dem bestehenden 2-nm-Design darstellt.
Der neue Chip verfügt über die doppelte Transistordichte des vorherigen 2-nm-Modells von IBM, wobei fast 100 Milliarden Transistoren in einem Chip von der Größe eines menschlichen Fingernagels untergebracht sind. Das Unternehmen behauptet, dass diese zusätzliche Dichte im Vergleich zu seinen 2-nm-Node-Chips bis zu 50 % mehr Leistung oder 70 % mehr Energieeffizienz bieten könnte.
Jay Gambetta, Direktor von IBM Research, erklärte, dass die neue Architektur Möglichkeiten für eine Zukunft eröffnet, in der die Datenverarbeitung leistungsfähiger ist, ohne dass der Energieverbrauch proportional steigt. Die Nanostack-Architektur basiert auf der Nanosheet-Transistortechnologie von IBM und verfügt über vertikal gestapelte und versetzte Transistoren.
Jeder Transistor besteht aus drei Nanoblattelementen mit einer Dicke von etwa fünf Nanometern und einem Abstand von etwa neun Nanometern zwischen ihnen. Jedes Nanoblatt besteht aus 15 Reihen von Siliziumatomen, was die technische Präzision des Designs unterstreicht.
IBM geht davon aus, dass Nanostack-Chips innerhalb von etwa fünf Jahren in die Massenproduktion gehen werden. Rapidus, ein japanischer Chiphersteller, der mit IBM zusammenarbeitet, plant, in der zweiten Hälfte des Jahres 2027 mit der Massenproduktion von 2-nm-Chips zu beginnen, was auf einen wettbewerbsfähigen Zeitrahmen für Innovationen in der Chipproduktion hindeutet.
IBM wird in Zukunft weitere Einzelheiten zu seinen Kommerzialisierungsplänen bekannt geben. Das Unternehmen behauptete, dass seine neue Architektur den Chipherstellern den Weg ebnen würde, mindestens für das nächste Jahrzehnt leistungsstärkeres und effizienteres Silizium zu entwickeln.
